





Circuiti Analogici Low Power

- Subthreshold design
- Bulk driven architecture
- Self Cascode architecture
- Dual gate transistor
- FinFET transistor

Circuiti analogici a bassa V_{dd} (i)



Larga diffusione sistemi elettronici portatili e impiantabili



Basso consumo di potenza


$$P_{dissipata} \cong NC_{eq}V_{DD}^2 + I_{off}V_{DD}$$

Circuiti analogici a bassa V_{dd} (ii)

- Subthreshold design
- Bulk driven architecture
- Self Cascode architecture

Subthreshold Circuits

- Scorre corrente anche per $V_{GS} < V_{th}$.
- Sottosoglia o debole inversion.
- Andamento di I_D esponenziale.
- In saturazione quando $V_{DS} > 4V_T$, cioè circa 100mV.
- La risposta in frequenza è limitata.
- Il grado di matching è limitato.
- La linearità è bassa per $V_{DS} < 3V_T$.
- C_{GB} dominante perchè B non schermato da canale.
- Un parametro importante è il subthreshold slope S.




Subthreshold Slope S

- Parametro importante per gli switch.
- Basso S significata elevato rapporto I_{on}/I_{off} .
- Dice di quanto la V_{GS} deve diminuire per far diminuire I_D di una decade.
- S ideale 60mV/decade, ma si raggiunge solo 70-80mV/decade.

Bulk driven architectures (i)


- OBIETTIVO: RIDUZIONE TENSIONE DI ALIMENTAZIONE  RIDUZIONE DEI CONSUMI
- PROBLEMI: TENSIONE DI SOGLIA DEI MOSFET  RIDUZIONE DEL RANGE DELLA TENSIONE DI INGRESSO
- SOLUZIONE: PILOTAGGIO BULK-DRIVEN
 - SVINCOLA L'INGRESSO DAI PROBLEMI DI SOGLIA
 - AUMENTA IL RANGE DELLA TENSIONE DI INGRESSO DI POLARIZZAZIONE

Bulk driven architectures (ii)



La transconduttanza diminuisce, aumenta la capacità di ingresso

AO MILLER BULK-DRIVEN



○ DUE PROBLEMI:

MISMATCH COPPIA DIFFERENZIALE




NECESSITA' DI UN CIRCUITO DI
COMPENSAZIONE DELL'OFFSET

ACCENSIONE GIUNZIONI IN INVERSA



DEGRADO PRESTAZIONI IN
“GRANDE SEGNALE”

ACCENSIONE DELLE GIUNZIONI




AO Miller: possibile soluzione

- INTRODUCENDO UNA RESISTENZA SUGLI INGRESSI SI RISOLVE IL PROBLEMA DELL'ACCENSIONE DELLE GIUNZIONI.

- NASCE UN FILTRO RC IN INGRESSO CHE INTRODUCE UN POLO IN ALTA FREQUENZA.

- PRESTAZIONI AV E GBW QUASI INALTERATE.



Transistor Self-Cascode (i)

- Detto anche compound o composed.
- Un MOS in lineare e uno in saturazione.
- ΔV come singolo MOS, r_o quasi come cascode.




Transistor Self-Cascode (ii)

- MD in saturazione, MS in lineare.
- Varie possibilità di dimensionamento.
- Varie possibilità di polarizzazione del bulk.




Esempio ottimizzazione pSC (i)




$$L = L_d + L_s = 1 \mu\text{m}$$
$$W = 140 \mu\text{m}$$

- V_{CMP} per ridurre V_{th} senza accendere giunzione SB (V_{th} cala di 0.1 V).
- Ottimizzazione g_m e r_o in funzione di L_s .
- $L_s < 800 \mu\text{m}$ se no va in saturazione.

Esempio ottimizzazione pSC (ii)




Esempio ottimizzazione nSC (i)



$$L = L_d + L_s = 1 \mu\text{m}$$
$$W = 20 \mu\text{m}$$

A




$$L = L_d + L_s = 1 \mu\text{m}$$
$$W = 20 \mu\text{m}$$


B

- Due casi.
- V_{CMP} per ridurre V_{th} senza accendere giunzione SB (V_{th} cala di 0.1 V).

Esempio ottimizzazione nSC (ii)



Esempio ottimizzazione nSC (iii)



Scaling tecnologico (i)

- Per aumentare il numero di chip per wafer e quindi ridurre il costo (ad es.: il numero di chip della 45nm è il doppio di quello della 65nm e così “avviene” ogni volta che, ogni 2-3 anni, viene introdotta una nuova tecnologia-> legge di Moore).

Scaling tecnologico (ii)

- Per aumentare la velocità: L , W , T_{ox} scalano di un fattore 0.7 per ogni nuova tecnologia $\rightarrow R_{canale}$ non cambia ma diminuisce $C_{gate} \rightarrow$ la costante RC diminuisce di un fattore 0.7.
- Non valido per le tecnologie più recenti perché domina la r delle interconnessioni.

Problemi dello Scaling (i)

- T_{ox} cala e così la V_{gate} ammissibile $\rightarrow$ deve scalare un po' anche V_{th} .
- I_{on}/I_{off} diminuisce.
- Subthreshold leakage (subthreshold conduction+gate oxide leakage+reversed biased junction conduction) diventa importante.

Problemi dello Scaling (ii)

- Minore r_o (per compensare si ricorre a cascode, cascode e stadi gain-boosting).
- Minore g_m (perché la mobilità cala).
- Maggiore influenza capacità parassite di interconnessione.
- Alta densità di integrazione porta a problemi di surriscaldamento.
- Maggiore variazione di processo.
- Modelli circuitali precisi più difficili.

Gate oxide leakage

- Poiché lo spessore dell'ossido viene ridotto per avere C alta, c'è corrente di leakage dovuta al tunneling.
- Si usano allora ossidi ad alta costante dielettrica che consentono di usare spessori maggiori pur mantenendo C alta.
- Spessore maggiore significa minore corrente di leakage.
- Spesso però questi ossidi ad alto k hanno bando di energia più vicina al Si- $\rightarrow$ tunneling favorito.

Limiti tecnologie standard

- Materiale di gate
- Isolante
- Giunzione

Materiale di gate (i)


- Il polisilicio è il materiale di gate classico.
- E' meglio del gate di metal perché: si può modificare la funzione lavoro e dunque V_{th} col drogaggio; l'interfaccia con l'ossido di Silicio è molto buona; si può fare il gate prima di altri processi ad alta T che scioglierebbero il metal.

Materiale di gate (ii)

- Il polisilicio non è un conduttore ideale -
>rallenta propagazione segnale.
- Si può ridurre un po' r col drogaggio oppure con una lega di poli e tungsteno, titanio, cobalto, nickel (questa lega è detta silicide o salicide – self aligned silicide).
- Con lo scaling il layer di gate è molto sottile e c'è il fenomeno di poli depletion-> si preferisce gate di metal oppure fully silicide (detto FUSI).

Giunzione

Shallow junction extension.
Halo: sottile strato come il body
ad alto drogaggio.
Per ridurre C_{par} source e drain
rialzati.



Dual gate MOS

- Usato in campo AC e RF.
- il secondo gate è un gate di controllo, ad esempio per il controllo del Guadagno.

FinFET MOS

Un tipo particolare di MOS
dual gate.
Le geometrie particolari
limitano gli effetti di canale
corto.
Subthreshold slope ideale.

